Im Zusammenhang mit der System-Level-Integration der ASICs, an denen ich mitgearbeitet habe, zählten häufig auch die Themengebiete “Design-For-Test” und “Testpattern-Generierung” zu meinem Aufgabenbereich. Dadurch habe ich tiefgehende Kenntnisse der Synopsys-Tools “DFT-Compiler” und “TetraMax” erworben. Die Entwicklung dieser Werkzeuge habe ich über einen langen Zeitraum begleitet und habe mich auch eingehend mit fortgeschrittenen Techniken wie z.B. “scan chain compression” und “on-chip clocking” bzw. “at-speed testing” befasst. Mit diesen Techniken habe ich Testpattern für ASICs mit über 400000 Registern und mehr als 200 On-Chip Memories erstellt.
Um eine zufriedenstellende Testabdeckung sicherzustellen, habe ich für die On-Chip Memories außerdem Memory-BIST Implementierungen mit Hilfe der Werkzeuge der Firma LogicVision erstellt. Auch das Zusammenspiel der Synopsys- und LogicVision Tools habe ich in den unterschiedlichsten Szenarien studieren können.
Ein weiteres Thema im DFT-Bereich ist die Implementierung von JTAG Test-Infrastrukturen, für die ich sowohl selbst entwickelte Werkzeuge als auch den DFT-Compiler von Synopsys verwendet habe.
