Zu den von mir entwickelten Modulen zählen unter anderem:
- JBIG/ABIC Bild-Kompression und Dekompression
- DMA-Controller mit und ohne on-the-fly Datenmanipulation
- JTAG Controller und Infrastruktur
- Drucker-Datenstrom-Modellierer
- Video-Interfaces für Drucker- und Scannerengines
- Serial ATA Host Adapter
- FPGA-Module für Testboards
Die Entwicklung der Module erfolgte in den Hardwarebeschreibungssprachen Verilog und SystemVerilog. Zur funktionalen Verifikation habe ich verschiedene Simulatoren verwendet (VCS von Synopsys, Verilog-XL und NC-Verilog von Cadence, Modelsim von Mentor, sowie frei verfügbare Verilog-Simulatoren).
Zur formalen Verifikation bzw. zur Sicherstellung einer korrekten Gate-Level-Implementierung habe ich mit dem Werkzeug “Formality” von Synopsys gearbeitet.
