Während meiner Festanstellung habe ich mich hauptsächlich mit der Entwicklung von System-on-a-Chip (SOC) Designs für den Drucker/Scanner-Markt beschäftigt. Diese ASICs beinhalten stets einen oder mehrere CPU-Kerne, sowie digitale Signal-Prozessoren, spezielle Bildbearbeitungs-Hardware, sowie Schnittstellen zu den unterschiedlichsten Bussystemen wie z.B. USB, IDE/ATA, serial ATA, PCI, PCIe und viele mehr.
Neben der Entwicklung einzelner Module für diese Chips war ich für die Systemlevel-Integration verantwortlich:
- Erzeugung der On-Chip Bus-Infrastruktur für die Kommunikation
- Automatisierte RTL-Generierung - Top-Level, Padring und Bus-System
- Integration von Third-Party IP
- Clock- und Reset-Generierung für unterschiedliche, veränderbare Clock-Domains
Diese Projekte wurden unter Verwendung neuester Technologien (zuletzt in einem 80nm ASIC Prozess) durchgeführt. Es wurden Designgrößen von ca. 10 Millionen Gates erreicht, für die ich u.a. die Chip-Level Synthese mit “DesignCompiler Topographical” und die statische Timing-Analyse mit “Primetime” durchgeführt habe.
